Verilog基礎(chǔ)入門教程(最新整理)pdf格式免費版

本節(jié)內(nèi)容小編為大家精選帶來的是Verilog基礎(chǔ)入門教程，如果你想對Verilog有進一步地了解，但卻不知道該如何下手，那么相信這份verilog基礎(chǔ)入門教程一定會對你有所幫助的！該pdf格式免費版verilog入門教程不僅詳細詮釋了verilog的含義，它還附有相應(yīng)的課后習(xí)題供大家鞏固練習(xí)，歡迎有需要的朋友點擊本文下方相應(yīng)的下載地址進行下載查閱！

溫馨提示：

本文檔為pdf格式，因此需確保在閱讀之前你已經(jīng)安裝了PDF閱讀器，如果尚未安裝閱讀器，建議下載福昕PDF閱讀器或其他PDF閱讀器，進行安裝后閱讀。

內(nèi)容節(jié)選

1.1 什么是Verilog HDL？

Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復(fù)雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進行時序建模。

Verilog HDL 語言具有下述描述能力：設(shè)計的行為特性、設(shè)計的數(shù)據(jù)流特性、設(shè)計的結(jié)構(gòu)組成以及包含響應(yīng)監(jiān)控和設(shè)計驗證方面的時延和波形產(chǎn)生機制。所有這些都使用同一種建模語言。此外，Verilog HDL語言提供了編程語言接口，通過該接口可以在模擬、驗證期間從設(shè)計外部訪問設(shè)計，包括模擬的具體控制和運行。

Verilog HDL語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。

因此，用這種語言編寫的模型能夠使用 Ve r i l o g仿真器進行驗證。語言從C編程語言中繼承了多種操作符和結(jié)構(gòu)。 Verilog HDL提供了擴展的建模能力，其中許多擴展最初很難理解。但是，Verilog HDL語言的核心子集非常易于學(xué)習(xí)和使用，這對大多數(shù)建模應(yīng)用來說已經(jīng)足夠。當(dāng)然 ,完整的硬件描述語言足以對從最復(fù)雜的芯片到完整的電子系統(tǒng)進行描述。

1.2 歷史

Verilog HDL語言最初是于1 9 8 3年由Gateway Design Automation 公司為其模擬器產(chǎn)品開發(fā)的硬件建模語言。那時它只是一種專用語言。由于他們的模擬、仿真器產(chǎn)品的廣泛使用，Verilog HDL 作為一種便于使用且實用的語言逐漸為眾多設(shè)計者所接受。在一次努力增加語言普及性的活動中， Verilog HDL語言于1 9 9 0年被推向公眾領(lǐng)域。 Open Verilog International（O V I）是促進Ve r i l o g發(fā)展的國際性組織。1 9 9 2年， O V I決定致力于推廣Verilog OVI標準成為I E E E標準。這一努力最后獲得成功， Verilog 語言于1 9 9 5年成為I E E E標準，稱為 IEEE Std1 3 6 4－1 9 9 5。完整的標準在Ve r i l o g硬件描述語言參考手冊中有詳細描述。

1.3 主要能力

下面列出的是Ve r i l o g硬件描述語言的主要能力：

基本邏輯門，例如a n d、o r和n a n d等都內(nèi)置在語言中。

用戶定義原語（U D P）創(chuàng)建的靈活性。用戶定義的原語既可以是組合邏輯原語，也可以是時序邏輯原語。

開關(guān)級基本結(jié)構(gòu)模型，例如p m o s 和n m o s等也被內(nèi)置在語言中。

……

2.1 模塊

模塊是Verilog 的基本描述單位，用于描述某個設(shè)計的功能或結(jié)構(gòu)及其與其他模塊通信的外部端口。一個設(shè)計的結(jié)構(gòu)可使用開關(guān)級原語、門級原語和用戶定義的原語方式描述 ; 設(shè)計的數(shù)據(jù)流行為使用連續(xù)賦值語句進行描述 ; 時序行為使用過程結(jié)構(gòu)描述。一個模塊可以在另一個模塊中使用。

一個模塊的基本語法如下：

m o d u l e m o d u l e _ n a m e (p o r t _ l i s t) ;D e c l a r a t i o n s :

reg, wire, parameter,

input, output, inout,

function, task, . . .

S t a t e m e n t s :

Initial statement

Always statement

Module instantiation

Gate instantiation

UDP instantiation

Continuous assignment

e n d m o d u l e

說明部分用于定義不同的項，例如模塊描述中使用的寄存器和參數(shù)。語句定義設(shè)計的功能和結(jié)構(gòu)。說明部分和語句可以散布在模塊中的任何地方；但是變量、寄存器、線網(wǎng)和參數(shù)等的說明部分必須在使用前出現(xiàn)。為了使模塊描述清晰和具有良好的可讀性 , 最好將所有的說明部分放在語句前。本書中的所有實例都遵守這一規(guī)范。

圖2 - 1為建模一個半加器電路的模塊的簡單實例。

……

習(xí)題

1 .模塊實例語句與門實例語句的區(qū)別是什么？

2 .當(dāng)端口懸空時，即端口沒有被連接時，端口的值是什么？

3 .對于9 . 3節(jié)中的模塊FA，O R _ D E L AY值為4，X O R _ D E L AY值為7，A N D _ D E L AY值為5，寫出其結(jié)構(gòu)描述形式。

4 .用本章講述的模塊FA編寫執(zhí)行加法和減法的4位A L U的結(jié)構(gòu)模型。

5 .用5 . 11節(jié)中描述的M U X 4 x 1模塊編寫1 6 - 1多路選擇器的結(jié)構(gòu)化模型。

6 .用異步低電平復(fù)位描述通用 N位計數(shù)器。將通用計數(shù)器在實例語句中用作 5位計數(shù)器用測試驗證程序驗證這個5位計數(shù)器。

……

pdf格式免費版Verilog基礎(chǔ)入門教程(最新整理)相關(guān)內(nèi)容小編就為大家介紹到這里了，更多pdf格式免費文檔資料下載，敬請關(guān)注東坡下載站！