modelsim是一款使用非常方便的HDL語(yǔ)言仿真軟件,可能有很多小伙伴們還不知道這款軟件的操作方法,小編給大家?guī)?lái)ModelSim簡(jiǎn)明使用教程,有需要的朋友們可點(diǎn)擊下載參考。
modelsim是什么?
Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語(yǔ)言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù),編譯仿真速度快,編譯的代碼與平臺(tái)無(wú)關(guān),便于保護(hù)IP核,個(gè)性化的圖形界面和用戶(hù)接口,為用戶(hù)加快調(diào)錯(cuò)提供強(qiáng)有力的手段,是FPGA/ASIC設(shè)計(jì)的首選仿真軟件。
主要特點(diǎn):
· RTL和門(mén)級(jí)優(yōu)化,本地編譯結(jié)構(gòu),編譯仿真速度快,跨平臺(tái)跨版本仿真;
· 單內(nèi)核VHDL和Verilog混合仿真;
· 源代碼模版和助手,項(xiàng)目管理;
· 集成了性能分析、波形比較、代碼覆蓋、數(shù)據(jù)流ChaseX、Signal Spy、虛擬對(duì)象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號(hào)值、信號(hào)條件斷點(diǎn)等眾多調(diào)試功能;
· C和Tcl/Tk接口,C調(diào)試;
· 對(duì)SystemC的直接支持,和HDL任意混合;
· 支持SystemVerilog的設(shè)計(jì)功能;
· 對(duì)系統(tǒng)級(jí)描述語(yǔ)言的最全面支持,SystemVerilog,SystemC,PSL;
· ASIC Sign off。
· 可以單獨(dú)或同時(shí)進(jìn)行行為(behavioral)、RTL級(jí)、和門(mén)級(jí)(gate-level)的代碼。
- PC官方版
- 安卓官方手機(jī)版
- IOS官方手機(jī)版